比思东方美人|小杨哥被罚款50万|香港大学国殇支柱介绍|红桃娱乐传媒有限公司|妈妈好孩子官方网站|张津瑜 VS吕总九分钟视频|男同帅哥GAYVIDEO

SSD固態(tài)硬盤持續(xù)飛速發(fā)展，而在ISSCC 2019國(guó)際固態(tài)電路大會(huì)上，東芝介紹了他們的全新方案，利用小小的橋接芯片，可實(shí)現(xiàn)SSD在速度、容量?jī)蓚€(gè)層面的大幅度提升。

我們知道，SSD的結(jié)構(gòu)都是多顆閃存芯片連接一顆主控制器，由后者管理操作，而隨著閃存芯片越來(lái)越多，主控的操作速度會(huì)大大下降，所以SSD內(nèi)能使用的閃存芯片數(shù)量是有限的，這就限制了整體容量和速度的提升。

為了提升SSD容量，就需要增加主控接口數(shù)量，但這會(huì)導(dǎo)致數(shù)量極其龐大的信號(hào)線連接到主控，使得SSD主板布局異常困難。

東芝提出的新方案是在主控和閃存芯片之間放置多顆橋接芯片，并實(shí)現(xiàn)了三大創(chuàng)新：

1、以環(huán)形菊花鏈的方式連接主控和多顆橋接芯片，所需收發(fā)器數(shù)量從兩對(duì)減少到一對(duì)，減小芯片面積。

2、在主控和橋接芯片之間使用pAM4(四電平脈沖幅度調(diào)制)進(jìn)行串行通信，以降低操作速度和性能壓力。

3、改進(jìn)抖動(dòng)(時(shí)鐘或信號(hào)波形時(shí)間域的波動(dòng))，橋接芯片中不再需要pLL電路(生成精確參考信號(hào))，同時(shí)利用CDR電路(始終數(shù)據(jù)恢復(fù))，降低功耗，縮小芯片面積。

東芝目前的原型方案包含四顆橋接芯片，采用28nm CMOS工藝制造，所有橋接芯片和主控的速度都高達(dá)25.6Gbps，同時(shí)BER錯(cuò)誤率低于10的負(fù)12次方。

相比之下，傳統(tǒng)方案最高只能達(dá)到9.6Gbps，布線復(fù)雜度卻高出2倍。

東芝表示，會(huì)繼續(xù)深入相關(guān)工作，包括提升橋接芯片性能、縮小面積、降低功耗，最終將SSD的高速度、大容量帶到前所未見(jiàn)的水平。

【來(lái)源：快科技】【作者：上方文Q】